

ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

از I2C تا I3C
گذرگاه سریال همگام و نسل بهبودیافتهٔ آن
روی میکروکنترلرهای CH32

از معرفی استاندارد I3C و ویژگی‌های هستهٔ آن مانند انتقال پرسرعت SDR با نرخ 12.5Mbit/s، نشانی‌دهی پویا (DAA) و وقفهٔ درون‌گذرگاهی (IBI)، تا مقایسهٔ کامل با I2C و سازوکار درایو دستگاه‌های legacy I2C روی سخت‌افزار I3C همراه با پیکربندی کنترل‌گر و کد نمونهٔ EEPROM

در این جزوه، ترجمهٔ فارسی سند رسمی AN16001 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: گذرگاه‌های I2C و I3C هر دو پروتکل ارتباط سریال همگام با دو خط ساعت و داده‌اند و برای اتصال سنسورها، شتاب‌سنج‌ها، تراشه‌های لمسی و جانبی‌های کم‌مصرف به کار می‌روند؛ I3C ضمن حفظ سازگاری پسینی، کارایی گذرگاه، مصرف توان و قابلیت‌های مدیریت را به‌طور چشمگیر ارتقا داده است. محدودیت‌های I2C، ویژگی‌های هستهٔ I3C، جدول مقایسه و سناریوهای کاربرد، و راه‌اندازی دستگاه‌های I2C روی گذرگاه I3C همراه با کد نمونه به‌تفصیل بررسی می‌شود.

میکروکنترلرهای CH32H417 / CH32V407 | گذرگاه سریال همگام I2C | نسل بهبودیافتهٔ I3C

انتقال پرسرعت SDR تا 12.5Mbit/s | نشانی‌دهی پویا DAA | وقفهٔ درون‌گذرگاهی IBI

سازگاری با دستگاه‌های legacy I2C | کد نمونهٔ EEPROM AT24C02

ترجمهٔ فارسی AN16001 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | آشنایی با گذرگاه I3C ۳

1.1 I3C چیست؟ ۳
1.2 محدودیت‌های I2C ۳
1.3 ویژگی‌های هستهٔ I3C ۴
1.4 مقایسهٔ I3C و I2C ۵
1.5 سناریوهای کاربرد I3C ۶

۳ بخش ۲ | درایو دستگاه‌های I2C روی سخت‌افزار I3C ۶

2.1 سازوکار سازگاری I3C ۶
2.2 شیوهٔ اتصال فیزیکی ۷
2.3 مدیریت نشانی و پیشگیری از تداخل ۸
2.4 مقداردهی اولیه و پیکربندی کنترل‌گر ۸
2.5 روند ارسال و دریافت ۱۱
2.6 کد نمونه ۱۱

۴ تاریخچهٔ نسخه‌ها و بیانیه ۱۵

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۵

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۲-۱ گذرگاهی که تنها دستگاه‌های I2C دارد ۷
شکل ۲-۲ دستگاه‌های ترکیبی I3C و I2C ۸
جدول ۱-۱ مشکلات I2C ۴
جدول ۱-۲ مقایسهٔ I3C و I2C ۶
جدول ۲-۱ موارد پیکربندی I3C ۱۱
کد ۱ مقداردهی اولیه و پیکربندی کنترل‌گر I3C ۹
کد ۲ کد ارسال داده به دستگاه I2C ۱۱
کد ۳ کد دریافت داده از دستگاه I2C ۱۲
کد ۴ کد ارسال و سپس دریافت داده ۱۳
کد ۵ عملیات خواندن و نوشتن AT24C02 ..... ۱۳
کد ۶ جریان اصلی برنامه ۱۵

چکیده — استاندارد I3C (Improved Inter-Integrated Circuit) را اتحادیهٔ MIPI در سال 2017 منتشر کرده است؛ نسخهٔ تکاملی I2C که ساختار دومیلهٔ SCL/SDA را حفظ می‌کند و در سه محور ارتقای بزرگی دارد: سرعت انتقال تا 12.5Mbit/s در حالت SDR، مدیریت گذرگاه شامل نشانی پویا، وقفهٔ درون‌گذرگاهی و چندکنترل‌گری، و سازگاری با دستگاه‌های متعارف I2C. این سند نخست محدودیت‌های I2C و ویژگی‌های هستهٔ I3C را مرور و دو گذرگاه را مقایسه می‌کند و سپس سازوکار سازگاری، اتصال فیزیکی، مدیریت نشانی، مقداردهی اولیه و پیکربندی کنترل‌گر I3C و کد نمونهٔ خواندن و نوشتن حافظهٔ EEPROM سری AT24C02 روی میکروکنترلرهای CH32 را شرح می‌دهد.

مقدمه

توضیحات و دامنهٔ کاربرد

گذرگاه میان‌مدارهای یکپارچه (I2C) و نسل بهبودیافتهٔ آن (I3C) هر دو پروتکل‌های ارتباط سریال همگام‌اند و به‌طور گسترده برای اتصال سنسورها، شتاب‌سنج‌ها، تراشه‌های لمسی و جانبی‌های کم‌مصرف به کار می‌روند. هر دو در لایهٔ فیزیکی از دو خط سیگنال استفاده می‌کنند: خط ساعت SCL و خط دادهٔ SDA؛ اما I3C ضمن حفظ سازگاری پسینی، کارایی گذرگاه، مصرف توان و قابلیت‌های مدیریت را به‌طور چشمگیری تقویت کرده است. این سند ساختار، ویژگی‌ها و تفاوت‌های دو گذرگاه را شرح می‌دهد و نحوهٔ درایو دستگاه‌های I2C روی سخت‌افزار I3C میکروکنترلرهای CH32 را همراه با کد نمونه مرور می‌کند.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32H417، CH32V407 و نظایر آنها

بخش ۱

آشنایی با گذرگاه I3C

◆ ۱.۱ I3C چیست؟

I3C (Improved Inter-Integrated Circuit) را اتحادیهٔ MIPI در سال 2017 منتشر کرده است؛ استاندارد تکاملی I2C که ساختار دومیلهٔ SCL/SDA را حفظ می‌کند و تغییرات آن بر سه محور متمرکز است:

- **سرعت:** زمان‌بندی و قالب فریم لایهٔ فیزیکی بازتعریف شده است؛ در حالت SDR نرخ انتقال تا 12.5Mbit/s می‌رسد؛
- **مدیریت:** پشتیبانی از نشانی پویا، وقفهٔ درون‌گذرگاهی و چندکنترل‌گری؛
- **سازگاری:** هم‌زیستی با دستگاه‌های متعارف I2C روی یک گذرگاه.

◆ ۱.۲ محدودیت‌های I2C

برای آنکه جایگاه I3C روشن شود، نخست باید دید I2C در کاربرد واقعی با چه محدودیت‌هایی روبه‌روست. جدول زیر مشکلات رایج این گذرگاه را همراه با پیامد هر یک خلاصه می‌کند.

جدول ۱-۱ مشکلات I2C

مشکل I2C	پیامد
نرخ انتقال پایین (100kbit/s~1Mbit/s)	پاسخگوی نیاز انتقال پرسرعت سنسورها و سنسورهای تصویر نیست
وقفه به پایهٔ INT جداگانه نیاز دارد	با زیاد شدن شمار دستگاه‌های فرستنده، پایه‌های GPIO اشغال و مسیرکشی پیچیده می‌شود
نشانی ثابت (7-bit، وابسته به سخت‌افزار)	در تعارض نشانی دستگاه‌های هم‌مدل، راهی جز تغییر سخت‌افزار یا کنار گذاشتن دستگاه نیست
نبود مدیریت یکپارچهٔ گذرگاه	دستگاه‌های فرستنده نمی‌توانند به‌طور پویا به گذرگاه اضافه یا از آن خارج شوند
کارایی پایین داوری چندمدلی	بهره‌وری گذرگاه کم است

◆ ۱.۳ ویژگی‌های هستهٔ I3C

I3C بر پایهٔ حفظ رابط سریال دومیلهٔ SCL و SDA، جهشی بزرگ را محقق کرده است.

◆ ۱.۳.۱ انتقال پرسرعت

فریم‌های دادهٔ I3C بر پایهٔ SDR (Single Data Rate؛ نرخ دادهٔ تکی) استوارند و تا 12.5Mbit/s می‌رسند؛ بسیار فراتر از سقف I2C.

سرعت از درایو ترکیبی می‌آید: هنگام انتقال داده، گذرگاه با درایو پوشش‌ده (push-pull) رانده می‌شود و تنها در مرحله‌هایی مانند داوری و پاسخ (ACK/NACK) که به «وِی-اِند سیمی» نیاز دارند، به زه‌کش‌باز (open-drain) بازمی‌گردد. درایو پوشش‌ده نیازی به انتظار برای شارژ آهستهٔ خازن یا مقاومت کشش‌بالای خارجی ندارد، سطح منطقی سریع‌تر جابه‌جا می‌شود و به همین دلیل است که SCL می‌تواند تا پلهٔ 12.5Mbit/s بالا برود؛ زه‌کش‌باز نیز منطق داوری و پاسخ را همانند I2C تضمین می‌کند. جابه‌جایی درایو به‌طور خودکار توسط کنترل‌گر درون فریم انجام می‌شود و برای دستگاه‌ها شفاف است.

◆ ۱.۳.۲ نشانی‌دهی پویا (DAA)

دستگاه‌های فرستندهٔ I3C دیگر نشانی ثابت ندارند؛ در زمان راه‌اندازی گذرگاه، کنترل‌گر با فرمان ENTDAA به هر دستگاه فرستندهٔ I3C نشانی پویا تخصیص می‌دهد که در بازهٔ 0x08~0x77 قرار دارد. دستگاه‌های هم‌مدل را می‌توان انبوه به کار گرفت و نشانی‌ها نیز به‌طور یکپارچه توسط کنترل‌گر مدیریت می‌شوند.

◆ ۱.۳.۳ وقفهٔ درون‌گذرگاهی (IBI)

دستگاه‌های فرستندهٔ I3C می‌توانند درخواست وقفه را مستقیماً روی SCL/SDA مطرح کنند، بدون پایهٔ جداگانهٔ INT؛ پذیرش یا رد درخواست را کنترل‌گر تصمیم می‌گیرد. در سناریوهای چندسنسوری، صرفه‌جویی در پایه‌های GPIO چشمگیر است.

- وقفه از گذرگاه می‌گذرد، نه از پایه: دستگاه فرستنده هنگام آزاد بودن گذرگاه به‌طور فعال SDA را پایین می‌کشد و توالی آغازِ ویژه‌ای می‌فرستد تا «درخواست وقفه» را به کنترل‌گر برساند؛ جایگزین پایهٔ مستقل وقفه (Interrupt/Data Ready) در I2C. هرچه شمار دستگاه‌ها بیشتر باشد، صرفه‌جویی در GPIO آشکارتر می‌شود.

وقفه‌های I3C به دسته‌های زیر تقسیم می‌شوند:

- بدون داده: فقط درخواست فرستاده می‌شود و رخداد مشخص با خوانش بعدی یا رجیستر رخداد بیان می‌شود؛
- همراه با داده: هنگام درخواست چند بایت رخداد نیز ضمیمه می‌شود و یک عملیات خواندن از کنترل‌گر کم می‌شود.

درخواست همیشه پذیرفته نمی‌شود: کنترل‌گر می‌تواند بنا بر بار کاری فعلی، IBI یک دستگاه را پاسخ دهد یا رد کند (NACK). در سناریوی چندکنترل‌گری، دستگاه فرستندهٔ I3C می‌تواند در نقش «هدف» (target) گمارده شود و کنترل‌گرهای دیگر با IBI درخواست مدیریت نشست به آن بفرستند؛ توانی که دستگاه فرستندهٔ I2C ندارد.

> **توجه:** IBI تنها برای دستگاه‌های I3C کار می‌کند؛ دستگاه‌های legacy I2C پس از اتصال به گذرگاه، وقفه را همچنان فقط از راه پایهٔ خارجی GPIO اعلام می‌کنند.

◆ ۱.۳.۴ قابلیت اطمینان

سازوکارهای کشف خطایی که I3C در لایهٔ پروتکل معرفی می‌کند:

- درستی‌سنجی نشانی: میدان نشانی فریم SDR بیت توازن فرد (odd parity) دارد؛
- CRC داده: بخش داده می‌تواند به‌اختیار از CRC استفاده کند (CRC-8/CRC-32)؛
- درستی‌سنجی رفتار و سیگنال ERR: فریم SDR می‌تواند داده‌ها و میدان‌های رفتاریِ پس از نشانی را گام‌به‌گام بازبینی کند؛ دستگاه فرستنده نیز می‌تواند با سیگنال ERR (Error) خطای فریم را به کنترل‌گر اعلام کند تا کنترل‌گر میان ارسال مجدد و خاتمهٔ انتقال تصمیم بگیرد.

I2C تنها داوری در سطح گذرگاه و ACK/NACK دارد و خودِ پروتکل درستی‌سنجی بیت‌به‌بیت انجام نمی‌دهد؛ کشف خطا به نرم‌افزار بالادستی سپرده می‌شود (خواندن مجدد و مقایسه، یا محاسبهٔ CRC در لایهٔ کاربرد).

◆ ۱.۴ مقایسهٔ I3C و I2C

جدول زیر تفاوت‌های دو گذرگاه را در محورهای کلیدی کنار هم می‌گذارد؛ اختلاف‌های سرعت، مدیریت نشانی، وقفه و درستی‌سنجی، همان چیزی است که I3C را برای طرح‌های سنسورمحور نوین جذاب می‌کند.

جدول ۱-۲ مقایسهٔ I3C و I2C

ویژگی	I2C	I3C
شمار خطوط	2 (SCL/SDA)	2 (SCL/SDA)
بیشترین نرخ انتقال	1Mbit/s (FM+)	12.5Mbit/s (SDR)
نشانی فرستنده	7-bit ثابت	7-bit پویا (DAA)
وقفه	پایهٔ خارجی INT	وقفهٔ درون‌گذرگاهی IBI
درستی‌سنجی	ندارد	توازن نشانی / CRC داده
سازگاری	—	پشتیبانی می‌شود (هم‌زیستی دستگاه‌های legacy)

◆ ۱.۵ سناریوهای کاربرد I3C

- سنسورهای MEMS (شتاب‌سنج، ژیروسکوپ، میدان‌سنج مغناطیسی، سنسور فشار/رطوبت)؛
- قطعات اکوسیستم MIPI — دوربین/نمایشگر (همراه با MIPI CSI/DSI)؛
- جانبی‌هایی مانند PMIC، مدیریت شارژ و درایور LED؛
- ماژول‌های حافظه (کنترل PMIC / SPD در حافظه‌های DDR)؛
- سکوهای نهفته با چند سنسور، شمار پایهٔ کم و توان عبوری بالا.

بخش ۲

درایو دستگاه‌های I2C روی سخت‌افزار I3C

◆ ۲.۱ سازوکار سازگاری I3C

مشخصهٔ MIPI I3C مقرر می‌کند که کنترل‌گر I3C باید سازگاری پسینی با I2C داشته باشد؛ دستگاه‌های I2C که به گذرگاه I3C متصل می‌شوند، در نقش دستگاه legacy (متعارف) — که در ادامه «دستگاه legacy» نامیده می‌شوند — حاضرند و کنترل‌گر I3C با حالت SDR و زمان‌بندی بایتیِ سازگار با I2C با دستگاه‌های I2C گفت‌وگو می‌کند. از دید پروتکل، آنچه کنترل‌گر به سوی دستگاه I2C می‌فرستد دقیقاً یک فریم انتقال متعارف I2C است:

```
START → 7bit Address + R/W → ACK → Data → ACK ... → STOP
```


برای دستگاه I2C، کنترل‌گر I3C و کنترل‌گر I2C تقریباً تفاوتی ندارند: روند دریافت دستگاه همچنان START / نشانی 7-bit به‌همراه R/W / ACK / داده، ... / STOP است و پاسخ‌دهی با زه‌کش‌باز به‌همراه کشش بالا انجام می‌شود؛ تفاوت‌هایی

مانند جابه‌جایی پوشش‌ده/زه‌کش‌باز و زمان‌بندی فریم SDR درون کنترل‌گر رخ می‌دهند و دستگاه آن‌ها را درک نمی‌کند. روند خواندن و نوشتن درایور موجود نیازی به تغییر ندارد.

◆ ۲.۲ شیوهٔ اتصال فیزیکی


I3C اجازه می‌دهد چندین دستگاه I2C و I3C هم‌زمان روی گذرگاه سوار شوند و به‌طور عادی ارتباط برقرار کنند. دو سناریوی رایج اتصال در شکل‌های زیر نشان داده شده است.

- **سناریو ۱ –** روی گذرگاه تنها دستگاه‌های I2C حضور دارند.



شکل ۲-۱ گذرگاهی که تنها دستگاه‌های I2C دارد

- **سناریو ۲ –** ترکیب دستگاه‌های I3C و I2C.



شکل ۲-۲ دستگاه‌های ترکیبی I3C و I2C

◆ ۲.۳ مدیریت نشانی و پیشگیری از تداخل

از آنجا که میان دستگاه‌های I2C و دستگاه‌های I3C ممکن است تداخل نشانی رخ دهد، برای پیشگیری از آن تمهیدی لازم است. نخست نشانی هر گروه از دستگاه‌ها را مرور می‌کنیم:

- دستگاه‌های legacy I2C: نشانی ایستای ثابت 7-bit، وابسته به سخت‌افزار؛
- دستگاه‌های I3C: نشانی پویا، تخصیص‌شدهٔ کنترل‌گر در مرحلهٔ DAA، در بازهٔ 0x08~0x77؛
- نشانی پخش 0x7E: مخصوص I3C است و برای ارسال فرمان‌های CCC به کار می‌رود (دستگاه‌های I2C معمولاً آن را نمی‌شناسند و پاسخی نمی‌دهند؛ از این رو بی‌اثر است).

هنگام اجرای DAA روی گذرگاه ترکیبی، کنترل‌گر نباید نشانی ایستای یک دستگاه I2C را دوباره به یک دستگاه فرستندهٔ I3C تخصیص دهد. در پیاده‌سازی، کنترل‌گر جدولی از «نشانی‌های اشغال‌شده» نگه می‌دارد، نشانی‌های ایستای legacy را در آن ثبت می‌کند و در زمان DAA از آنها می‌گذرد.

◆ ۲.۴ مقداردهی اولیه و پیکربندی کنترل‌گر

در راه‌اندازی، نخست ساعت جانبهٔ I3C، ساعت کارکرد جانبیِ AFIO و ساعت درگاه GPIOB فعال می‌شود تا پایهٔ زمانی لازم برای پیکربندی‌های بعدی فراهم شود؛ سپس GPIO پیکربندی می‌شود: پایه‌های PB10 و PB11 به‌ترتیب به I3C_SCL و I3C_SDA گمارده می‌شوند، حالت پایه روی خروجی پوشش‌ده جانبی (GPIO_Mode_AF_PP) تنظیم و سرعت خروجی روی «سریع» قرار می‌گیرد تا بتواند نرخ ارتباط گذرگاه I3C را بر تابد.

سپس جانبهٔ I3C پیکربندی می‌شود که در سه گام انجام می‌گیرد. گام نخست، پیکربندی پارامترهای زمان‌بندی گذرگاه I3C است، شامل زمان نگه‌داشت SDA، زمان انتظار، مدت سطوح بالا و پایین SCL در حالت پوشش‌ده و زه‌کش‌باز، زمان

آزادسازی گذرگاه و زمان بیکاری گذرگاه؛ این پارامترها با هم نرخ ارتباط و ویژگی‌های زمان‌بندی گذرگاه I3C را تعیین می‌کنند. گام دوم، پیکربندی پارامترهای رفتاری کنترل‌گر I3C است، شامل نشانی پویای کنترل‌گر روی 0x22، غیرفعال‌سازی قابلیت اتصال گرم، غیرفعال‌سازی توقف پاسخ ACK، غیرفعال‌سازی توقف فرمان CCC، و غیرفعال‌سازی توقف ارسال و توقف دریافت؛ این پیکربندی‌ها حالت کار و راهبرد پاسخ کنترل‌گر را به‌عنوان دستگاه اصلی I3C تعیین می‌کنند. گام سوم، پیکربندی پارامترهای آستانهٔ FIFO است، شامل آستانهٔ FIFO دریافت و آستانهٔ FIFO ارسال که هر دو روی برانگیختگی در ۱/۴ پر شدن تنظیم می‌شوند، و غیرفعال‌سازی FIFO کنترل؛ این پیکربندی‌ها سطح آستهٔ بافر داده و نقطهٔ برانگیختگی وقفه/DMA را تعیین می‌کنند.

در پایان، سه ساختار پیکربندی بالا به‌ترتیب با توابع I3C_Ctrl_Init، I3C_Ctrl_Config و I3C_SetConfigFifo در رجیسترهای سخت‌افزاری نوشته می‌شوند؛ پس از انجام همهٔ پیکربندی‌های زیرین، فراخوانی I3C_Cmd(ENABLE) جانبهٔ I3C را فعال می‌کند تا رسماً وارد حالت کار شود و به‌عنوان کنترل‌گر I3C پاسخ‌گوی ارتباط گذرگاه باشد.

```
void I3C_Config(void)
{
    I3C_Ctrl_BusTypeDef   I3C_Ctrl_BusInit   = {0};
    I3C_CtrlConfTypeDef   I3C_CtrlConfInit   = {0};
    I3C_FifoConfTypeDef   I3C_FifoConfInit   = {0};
    GPIO_InitTypeDef GPIO_InitStructure = {0};

    RCC_PB2PeriphClockCmd(RCC_PB2Periph_AFIO,  ENABLE);
    RCC_PB2PeriphClockCmd(RCC_PB2Periph_GPIOB, ENABLE);
    RCC_HBPeriphClockCmd(RCC_HBPeriph_I3C, ENABLE);

    /* PB10=SCL، PB11=SDA، خروجی پوشش‌ده جانبی */
    GPIO_InitStructure.GPIO_Pin   = GPIO_Pin_10 | GPIO_Pin_11;
    GPIO_InitStructure.GPIO_Speed = GPIO_Speed_High;
    GPIO_InitStructure.GPIO_Mode  = GPIO_Mode_AF_PP;
    GPIO_Init(GPIOB, &GPIO_InitStructure);

    /* بر اساس ساعت کنترل‌گر تبدیل می‌شوند و Duration زمان‌بندی گذرگاه؛ میدان‌های
     * دستگاه مربوط تعیین می‌کند؛ AC و مشخصات SCL مقدار آن‌ها را فرکانس هدف
     * جداگانه تعریف می‌شوند I2C legacy و فریم I3C بخش پوشش‌ده و بخش زه‌کش‌باز و نیز فریم. */
    I3C_Ctrl_BusInit.SDAHoldTime        = I3C_SDAHoldTime_1_5;  /* نسبت به SDA زمان نگه‌داشت
SCL */
    I3C_Ctrl_BusInit.WaitTime           = I3C_WaitTime_State_2; /* شمار حالت انتظار ساعت درون
فریم */
    I3C_Ctrl_BusInit.SCLPPLowDuration   = 0x69;                 /* در بخش پوشش‌ده SCL سطح پایین
*/
    I3C_Ctrl_BusInit.SCLI3CHighDuration = 0x68;                 /* I3C در فریم SCL سطح بالای */
    I3C_Ctrl_BusInit.SCLODLowDuration   = 0x68;                 /* در بخش SCL سطح پایین
زه‌کش‌باز */
    I3C_Ctrl_BusInit.SCLI2CHighDuration = 0x48;                 /* legacy در فریم SCL سطح بالای
I2C */
    I3C_Ctrl_BusInit.BusFreeDuration    = 0x67;                 /* گذرگاه (free) زمان آزاد */
    I3C_Ctrl_BusInit.BusIdleDuration    = 0x6e;                 /* گذرگاه (idle) زمان بیکاری
*/

    /* رفتار کنترل‌گر */
```

```
    I3C_CtrlConfInit.DynamicAddr       = 0x22;   /* نشانی کنترل‌گر هنگام دسترسی به‌عنوان دستگاه فرستنده */
    I3C_CtrlConfInit.StallTime         = 0x10;   /* تأخیر انتظار پاسخ دستگاه فرستنده */
    I3C_CtrlConfInit.PullUp            = ENABLE;
    I3C_CtrlConfInit.HotJoinAllowed_EN = DISABLE;
    I3C_CtrlConfInit.ACKStallState     = DISABLE;  /* در مرحله‌ها (انتظار پاسخ stall بستن دستگاه فرستنده) */
    I3C_CtrlConfInit.CCCStallState     = DISABLE;
    I3C_CtrlConfInit.TxStallState      = DISABLE;
    I3C_CtrlConfInit.RxStallState      = DISABLE;

    /* FIFO: کنترل 1/4، آستانهٔ دریافت و ارسال FIFO بسته */
    I3C_FifoConfInit.RxFifoThreshold = I3C_RXFIFO_THRESHOLD_1_4;
    I3C_FifoConfInit.TxFifoThreshold = I3C_TXFIFO_THRESHOLD_1_4;
    I3C_FifoConfInit.ControlFifo     = I3C_CONTROLFIFO_DISABLE;

    I3C_Ctrl_Init(&I3C_Ctrl_BusInit);     /* ارسال زمان‌بندی گذرگاه */
    I3C_Ctrl_Config(&I3C_CtrlConfInit);   /* ارسال رفتار کنترل‌گر */
    I3C_SetConfigFifo(&I3C_FifoConfInit); /* ارسال پیکربندی FIFO */
    I3C_Cmd(ENABLE);                      /* فعال‌سازی کنترل‌گر */
}
```

کد ۱ مقداردهی اولیه و پیکربندی کنترل‌گر I3C

موارد کلیدی پیکربندی کنترل‌گر در جدول زیر گرد آمده‌اند:

جدول ۲-۱ موارد پیکربندی I3C

مورد	میدان	شرح
ساعت	RCC_HBPeriph_I3C	ساعت جانبهٔ I3C؛ پیش از هر کار فعال شود
پایه‌ها	GPIOB.PB10/PB11، AF_PP	برای SCL/SDA از خروجی پوشش‌ده جانبی استفاده شود
سطح پایین SCL	SCLPPLowDuration / SCLODLowDuration	برای بخش پوشش‌ده (بخش دادهٔ SDR) و بخش زه‌کش‌باز (بخش ACK/داوری) هر کدام یک مجموعه جداگانه
سطح بالای SCL	SCLI3CHighDuration / SCLI2CHighDuration	فریم I3C و فریم I2C legacy جداگانه‌اند؛ دومی باید با زمان‌بندی AC قطعهٔ I2C هم‌خوان باشد و از بیشینهٔ SCL آن عبور نکند
نگه‌داشت SDA	SDAHoldTime	زمان نگه‌داشت نسبت به SCL؛ در نرخ‌های بالا باید بزرگ‌تر شود
نشانی پویا	DynamicAddr=0x22	نشانی کنترل‌گر هنگام دسترسی به‌عنوان دستگاه فرستنده؛ در سناریوی صرفاً I2C قابل چشم‌پوشی است
FIFO	RX/TxFifoThreshold	سطح آستهٔ اقدام FIFO دریافت و ارسال؛ بر زمان وقفه/پرس‌وجو اثر می‌گذارد

◆ ۲.۵ روند ارسال و دریافت

خواندن و نوشتن روی دستگاه‌های I2C legacy همان فریم متعارف I2C است.

- **روند ارسال —**

```
START → [SlaveAddr | W=0] → ACK → [RegAddr] → ACK → [Data...] → ACK → STOP
```

- **روند دریافت —**

```
Frame 1: START → [SlaveAddr | W=0] → ACK → [RegAddr] → ACK → STOP
Frame 2: START → [SlaveAddr | R=1] → ACK → [D0] ACK ... [Dn-1] → NACK → STOP
```

◆ ۲.۶ کد نمونه

در این کد نمونه، با جانبهٔ I3C عملیات خواندن و نوشتن روی یک دستگاه EEPROM سری AT24C02 انجام می‌شود.

```
uint32_t i2c_Transmit(uint8_t addr, uint8_t* send_buf, uint8_t send_len)
{
    I3C_ClearFlag(I3C_FLAG_FCF);      /* پاک‌سازی فلگ پایان فریم */
```

```
    I3C_ClearFlag(I3C_CEVR_CERRF);   /* پاک‌سازی فلگ خطا   */

    /* addr 7 فرستنده بیت-نشانی است؛ LEGACY_I2C فریم I2C فریم را با زمان‌بندی می‌فرستد؛ پایان فریم
STOP تولید می‌شود */
    I3C_ControllerHandleMessage(addr, send_len, I3C_Direction_WR,
                                I3C_CONTROLLER_MTYPE_LEGACY_I2C, I3C_GENERATE_STOP);

    for (size_t i = 0; i < send_len; i++)
    {
        while (I3C_GetFlagStatus(I3C_EVR_TXFNFF) == RESET) {} /* انتظار برای غیرپر بودن TX
FIFO */
        I3C_WriteByte(send_buf[i]);
    }

    while ((I3C_GetFlagStatus(I3C_EVR_FCF) == RESET) &&
           (I3C_GetFlagStatus(I3C_EVR_ERRF) == RESET)) {}     /* پایان فریم، یا خطا */

    if (I3C_GetFlagStatus(I3C_EVR_ERRF) == SET)     /* خطا: پس از پاک‌سازی فلگ خطا 1 بازمی‌گردد
*/
    {
        I3C_ClearFlag(I3C_CEVR_CERRF);
        return 1;
    }
    if (I3C_GetFlagStatus(I3C_EVR_FCF) == SET)      /* پایان: پاک‌سازی فلگ پایان فریم */
    {
        I3C_ClearFlag(I3C_FLAG_FCF);
    }
    return 0;
}
```

کد ۲ کد ارسال داده به دستگاه I2C

```
uint32_t i2c_Receive(uint8_t addr, uint8_t* recv_buf, uint8_t recv_len)
{
    I3C_ClearFlag(I3C_FLAG_FCF);
    I3C_ClearFlag(I3C_CEVR_CERRF);

    I3C_ControllerHandleMessage(addr, recv_len, I3C_Direction_RD,
                                I3C_CONTROLLER_MTYPE_LEGACY_I2C, I3C_GENERATE_STOP);

    for (size_t i = 0; i < recv_len; i++)
    {
        while (I3C_GetFlagStatus(I3C_EVR_RXFNEF) == RESET) {} /* انتظار برای غیرخالی بودن RX
FIFO */
        recv_buf[i] = I3C_ReadByte();
    }

    while ((I3C_GetFlagStatus(I3C_EVR_FCF) == RESET) &&
           (I3C_GetFlagStatus(I3C_EVR_ERRF) == RESET)) {}
```

```
    if (I3C_GetFlagStatus(I3C_EVR_ERRF) == SET)
    {
        I3C_ClearFlag(I3C_CEVR_CERRF);
        return 1;
    }
    if (I3C_GetFlagStatus(I3C_EVR_FCF) == SET)
    {
        I3C_ClearFlag(I3C_FLAG_FCF);
    }
    return 0;
}
```

کد ۳ کد دریافت داده از دستگاه I2C

```
uint32_t i2c_TransmitReceive(uint8_t addr, uint8_t* send_buf, uint8_t send_len,
                             uint8_t* recv_buf, uint8_t recv_len)
{
    if (i2c_Transmit(addr, send_buf, send_len) != 0)
    {
        return 1;
    }

    return i2c_Receive(addr, recv_buf, recv_len);
}
```

کد ۴ کد ارسال و سپس دریافت داده

عملیات مربوط به AT24C02 در کد زیر آمده است:

```
#define AT24CXX_PAGE_SIZE 8        /* هر صفحهٔ AT24C02 برابر 8 بایت */

/* نوشتن تک‌بایتی: «نشانی‌دهی + داده» در یک فریم */
void AT24CXX_WriteOneByte(u16 WriteAddr, u8 DataToWrite)
{
    uint8_t wr_data[] = {(uint8_t)WriteAddr, DataToWrite};
    i2c_Transmit(0xA0 >> 1, wr_data, 2);      /* 0 مقدار 0xA0>>1 برابر 0x50 است، نشانی فرستنده
7-bit */
}

/* خواندن تک‌بایتی: نخست نشانی مقصد نوشته می‌شود، سپس 1 بایت خوانده می‌شود (دو فریم) */
u8 AT24CXX_ReadOneByte(u16 ReadAddr)
{
    uint8_t wr_data[] = {(uint8_t)ReadAddr};
    uint8_t rd_data[1];

    i2c_TransmitReceive(0xA0 >> 1, wr_data, 1, rd_data, 1);
    return rd_data[0];
}
```

```
/* نوشتن صفحه‌ای: پیش از عبور از مرز صفحه، داده به تکه‌های هم‌اندازهٔ صفحه بریده می‌شود و پس از هر صفحه، دورهٔ نوشتن داخلی منتظر می‌ماند */
u8 AT24CXX_WriteBytes(u16 WriteAddr, u8* pBuffer, u16 NumToWrite)
{
    while (NumToWrite)
    {
        /* شمار بایت‌های باقی‌ماندهٔ همین صفحه؛ در عبور از صفحه، بازگشت نشانی داده‌های آغاز صفحه را بازنویسی می‌کند و باید به مرز صفحه بریده شود */
        u8 chunk = AT24CXX_PAGE_SIZE - (WriteAddr % AT24CXX_PAGE_SIZE);
        u8 wr_data[AT24CXX_PAGE_SIZE + 1];
        u8 i;

        if (chunk > NumToWrite)
        {
            chunk = (u8)NumToWrite;
        }

        wr_data[0] = (u8)WriteAddr;
        for (i = 0; i < chunk; i++)
        {
            wr_data[i + 1] = pBuffer[i];
        }

        if (i2c_Transmit(0xA0 >> 1, wr_data, chunk + 1) != 0)
        {
            return 1;
        }

        Delay_Ms(5);              /* انتظار برای پایان دورهٔ نوشتن داخلی همین صفحه (5 حدود ms) */
        WriteAddr += chunk;
        pBuffer   += chunk;
        NumToWrite -= chunk;
    }

    return 0;
}
```

کد ۵ عملیات خواندن و نوشتن AT24C02

جریان اصلی برنامه —

```
...
    I3C_Config();                    /* مقداردهی اولیهٔ کنترلگر */
    I3C_ArbitrationHeaderCmd(ENABLE); /* غیرفعال‌سازی فعال‌سازی سرِ داوری */

    AT24CXX_WriteBytes(100, (u8*)TEXT_Buffer, sizeof(TEXT_Buffer));
    Delay_Ms(50);

    AT24CXX_ReadBytes(100, data, sizeof(TEXT_Buffer));
    printf("%s\r\n", data);
...
```

کد ۶ جریان اصلی برنامه

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه تاریخچهٔ نسخه‌های سند اصلی AN16001

تاریخ	نسخه	شرح تغییرات
2026/08/26	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
I2C	گذرگاه میان‌مدارهای یکپارچه؛ پروتکل ارتباط سریال همگام دومیلهٔ SCL/SDA با نشانی ثابت 7-bit و بیشترین نرخ 1Mbit/s در حالت FM+

واژه	یعنی چه؟
I3C	نسل بهبودیافتهٔ I2C منتشرهٔ اتحادیهٔ MIPI در سال 2017؛ سازگار با I2C و با انتقال SDR تا 12.5Mbit/s
SCL / SDA	خط ساعت و خط دادهٔ گذرگاه‌های سریال همگام؛ هر دو گذرگاه I2C و I3C بر همین دو خط استوارند
SDR	Single Data Rate؛ حالت پایهٔ انتقال داده در I3C با نرخ حداکثر 12.5Mbit/s
DAA	Dynamic Address Assignment؛ تخصیص نشانی پویا به دستگاه‌های فرستندهٔ I3C در راه‌اندازی گذرگاه، در بازهٔ 0x08~0x77
ENTDAA	فرمان آغازگر نشانی‌دهی پویا که کنترل‌گر در زمان راه‌اندازی گذرگاه I3C صادر می‌کند
IBI	In-Band Interrupt؛ وقفهٔ درون‌گذرگاهی که دستگاه فرستنده آن را روی همان SCL/SDA اعلام می‌کند و نیازی به پایهٔ جداگانهٔ INT نیست
CCC	Common Command Code؛ فرمان‌های مدیریتی مشترک گذرگاه I3C که با نشانی پخش 0x7E ارسال می‌شوند
Legacy I2C Device	دستگاه متعارف I2C روی گذرگاه I3C؛ با نشانی ایستای سخت‌افزاری و بدون پشتیبانی از ویژگی‌های اختصاصی I3C
Push-Pull / Open-Drain	درایو پوشش‌ده برای سرعت بالا و درایو زه‌کش‌باز برای داوری و پاسخ؛ ترکیب درایو، هستهٔ سرعت بالای I3C است
ACK / NACK	پاسخ تأیید یا عدم‌تأیید گیرنده پس از هر بایت؛ منطق آن در I3C همانند I2C و در مرحلهٔ زه‌کش‌باز انجام می‌شود
CRC-8 / CRC-32	درستی‌سنج اختیاری بخش دادهٔ I3C در دو طول 8 و 32 بیتی برای کشف خطای انتقال
MIPI CSI / DSI	استانداردهای رابط دوربین و نمایشگر اتحادیهٔ MIPI؛ از کاربردهای اصلی دستگاه‌های I3C
AT24C02	حافظهٔ EEPROM سریالی با نشانی 7-bit معادل 0x50؛ هدف کد نمونهٔ بخش ۲



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN16001 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com